


基于 32 位 ARM Cortex-M4 内核的车规 MCU，内置 8 通道 PWM， 14 通道 13 位 ADC 和带比较器的差分可编程增益放大器

版本 A/1 - 2023 年 1 月

特性

- ARM 32 位 Cortex-M4 CPU 内核
 - 单精度浮点运算单元 (FPU)
 - 最高 100 MHz 主频
- 片上存储
 - 多达 128KB Flash
 - 多达 1KB 由 12KB Flash 模拟的 EEPROM
 - 多达 32KB SRAM
- 时钟, 复位和供电管理
 - 3.3 V 单电源供电
 - 可选 3.3V/5V 双电源供电以启用 5V I/O
 - Stop/Sleep 两种低功耗模式
 - 支持上电复位 POR 和欠压/过压检测 BOD
 - 片上晶振电路, 支持外部时钟输入
 - 内置 32MHz 出厂校准振荡器
 - 内置 32MHz 安全备用振荡器
 - 内置锁相环 (PLL) 时钟, 最高频率 100MHz
- 8 通道 DMA 控制器
- 13 位模数转换器 (多达 14 通道)
 - 转换时间低至 200ns
 - 差分采样
 - 开路/短路检测
 - 温度传感器
- 可编程增益运放 (PGA)
 - 内置 1 个单端 PGA, 增益选项: 1, 2, 4, 8, 16, 32, 48, 64
 - 内置 1 个差分 PGA, 增益选项: 2, 4, 8, 16, 24, 32, 48, 64
 - 差分 PGA 支持 -1.5V ~ 2V 输入
- 模拟比较器
 - 2 路 (1 对) 高速比较器
 - 输出自带数字毛刺滤波器
 - 2 个 DAC 参考源
 - 过压欠压保护



- 相位比较器
 - 3 相输入和 1 个参考输入
 - 3 个相位比较器
- 1 个 D2S (差分转单端) 缓冲器
- 用于监测的 13 位模数转换器
 - 监控内部关键电压
- 脉宽调制模块 (PWM)
 - 4 个增强型 PWM 模块
 - 8 路 PWM 输出
 - 支持相位超前和延后设置的波形输出
 - 所有事件均可触发 ADC 转换
- 多达 37 个 GPIO 引脚
 - 上拉/下拉电阻可配置
 - 可编程输入数字滤波
 - 多达 14 个 3.3V GPIO 引脚
 - 多达 23 个 5V GPIO 引脚
- 增强型捕获模块 (ECAP)
 - 捕获输入引脚可选
 - 4 个 32 位捕获寄存器
 - 可选捕获或 APWM 模式
- 调试模式
 - SWD 和 JTAG 接口
- 6 个定时器
 - 3 个 32 位通用定时器
 - 2 个 32 位看门狗定时器
 - 1 个 24 位系统滴答定时器

- 通信接口
 - 2 路 UART (支持 LIN), 需要外接 LIN PHY
 - 2 路 SPI
 - 1 路 I2C
 - 1 路 CAN (支持 CANFD)
- 安全模块
 - 64 位唯一的设备识别号、1 个 CRC
- 工作温度
 - 结温: -40 ~ +150 °C
 - 符合 AEC-Q100 Grade 1 标准

目录

1	器件概述	7
2	功能描述	9
2.1	ARM Cortex-M4 内核	9
2.2	Boot ROM	9
2.3	嵌入式 SRAM.....	9
2.4	嵌入式 Flash 存储器	9
2.5	嵌套矢量中断控制器 (NVIC)	9
2.6	外部中断/事件控制器.....	9
2.7	电源管理和复位	10
2.8	欠压/过压检测	10
2.9	时钟	10
2.10	电源模式	10
2.11	启动模式	11
2.12	通用输入/输出 (GPIO)	11
2.13	定时器和看门狗	11
2.14	通用异步收发器 (UART)	12
2.15	内部集成电路总线 (I2C)	12
2.16	串行外设接口 (SPI)	12
2.17	模数转换器 (ADC)	13
2.18	温度传感器	13
2.19	可编程增益放大器 (PGA)	13
2.20	模拟比较器	13
2.21	相位比较器	14
2.22	数模转换器 (DAC) 和数模转换器缓冲 (DAC buffer)	14
2.23	D2S 缓冲器	14
2.24	脉宽调制模块 (PWM)	14
2.25	增强型捕获模块 (ECAP)	15
2.26	循环冗余校验 (CRC)	15
2.27	控制器域网 (CAN)	15
2.28	串行线 JTAG 调试端口 (SWJ-DP)	15
3	引脚排列和引脚说明	16
4	存储器映射	22
5	电气特性	23

5.1	绝对最大额定值	23
5.2	推荐工作条件	24
5.3	电气特性	25
5.4	电源功耗	26
5.5	内部 1.2V 稳压器特性	30
5.6	过压/欠压检测器 (BOD) 特性	30
5.7	振荡器时钟 (RCO) 特性	31
5.8	锁相环时钟 (PLL) 特性	31
5.9	外部时钟 (XO) 特性	31
5.10	13 位模数转换器特性	32
5.11	用于监测的模数转换器特性	33
5.12	差分可编程增益放大器特性	34
5.13	单端可编程增益放大器特性	37
5.14	模拟比较器特性	38
5.15	内部 10 位数模转换器特性	39
5.16	数模转换器缓冲器特性	40
5.17	D2S 缓冲器特性	40
5.18	Flash 存储器特性	41
5.19	电气敏感性特性	41
5.20	热阻特性	41
5.21	SPI 特性	42
6	封装信息	43
7	修订历史	45

表格索引

表 1.	SPC1169 LQFP48 引脚定义	16
表 2.	绝对最大额定值 ⁽¹⁾⁽²⁾	23
表 3.	推荐工作条件	24
表 4.	5V IO 电气特性 (V _{DD5} =5V)	25
表 5.	5V IO 电气特性 (V _{DD5} =3.3V)	25
表 6.	3.3V IO 电气特性 (V _{DD33} =3.3V)	26
表 7.	SPC1169 典型电流消耗 (在 FLASH 中运行)	27
表 8.	SPC1169 典型电流消耗 (在 RAM 中运行)	27
表 9.	外设电流消耗	28
表 10.	内部 1.2V 稳压器特性	30
表 11.	BOD 特性	30
表 12.	RCO 特性	31
表 13.	PLL 特性	31
表 14.	XO 特性	31
表 15.	13 位模数转换器特性	32
表 16.	用于监测的模数转换器特性	33
表 17.	差分可编程增益放大器 (DPGA) 特性	34
表 18.	单端可编程增益放大器 (SPGA) 特性	37
表 19.	比较器特性	38
表 20.	数模转换器特性	39
表 21.	数模转换器缓冲器特性	40
表 22.	D2S 缓冲器特性	40
表 23.	Flash 存储器特性	41
表 24.	ESD 绝对最大值 (TBD)	41
表 25.	电气敏感性 (TBD)	41
表 26.	热阻特性 (LQFP48 封装)	41
表 27.	SPI 特性	42
表 28.	LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装机械数据	43
表 29.	文档修订历史	45

图片索引

图 1.	SPC1169 功能框图	7
图 2.	时钟树	8
图 3.	SPC1169 LQFP48 引脚排列	16
图 4.	存储器映射	22
图 5.	典型工作电流随频率变化关系.....	28
图 6.	内部 1.2V 稳压器负载调节率	30
图 7.	建立时间随增益的变化关系 (DPGA)	36
图 8.	ENOB _{DC} 随增益的变化关系 (DPGA)	36
图 9.	SNR 随增益的变化关系 (DPGA)	36
图 10.	THD 随增益的变化关系 (DPGA)	36
图 11.	CMRR _{DC} 随增益的变化关系 (DPGA)	37
图 12.	PSRR _{DC} 随增益的变化关系 (DPGA)	37
图 13.	建立时间随增益的变化关系 (SPGA) (TBD)	38
图 14.	ENOB _{DC} 随增益的变化关系 (SPGA) (TBD)	38
图 15.	DNL 曲线.....	39
图 16.	INL 曲线	39
图 17.	数模转换器缓冲器偏移电压随输入电压变化关系	40
图 18.	LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装图	43
图 19.	LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装建议尺寸	44

1 器件概述

SPC1169 是一颗高度集成的片上系统 (SOC) 微控制器，内置 32 位高性能 ARM Cortex-M4 内核，最高 100MHz 的软件可编程时钟频率，16KB SRAM，128KB 嵌入式 FLASH，1KB 基于 12KB FLASH 软件模拟的 EEPROM，丰富的增强型 I/O 和外设资源。此外还提供了 13 位 ADC，1 路差分及 1 路单端可编程增益运放，4 个增强型 PWM 模块，3 个通用 32 位定时器以及 2 个 UART (硬件支持 LIN)、2 个 SPI、1 个 I2C 和 1 个 CAN 等通信接口。

SPC1169 既支持 2.97~3.63V 单电源供电，也支持将 DVDD5 引脚独立 5V 供电以使用 5V I/O 特性。工作结温支持 -40 °C ~ +150 °C，封装为 48 脚的 LQFP。

SPC1169 还部署了诸如备用时钟、看门狗中断或复位、开路短路检测和关键电压后台检测等安全功能。以上特性令 SPC1169 成为汽车电子领域电机控制应用的理想平台。

图 1 为 SPC1169 的功能框图。图 2 为 SPC1169 的时钟树信息。

图 1. SPC1169 功能框图





图 2. 时钟树



(1) 在 SPC1169 中，EPWRTZ0 和 EPWRTZ1 不适用。

2 功能描述

2.1 ARM Cortex-M4 内核

ARM Cortex-M4 处理器是一个高性价比的平台，非常适合用于具有高计算性能，快速中断响应，低功耗和引脚精简的微处理器设计。

SPC1169 集成了一颗全功能的 ARM Cortex-M4 内核，最高主频 100MHz，兼容所有的 ARM 工具和软件。

2.2 Boot ROM

Boot ROM 包含引导代码、Flash 软件库代码和模拟 EEPROM 软件库代码。用户可以直接调用 Flash/模拟 EEPROM 的软件库来操作 Flash/模拟 EEPROM。

2.3 嵌入式 SRAM

SPC1169 器件具有 32K 字节的嵌入式 SRAM 用于存储代码和数据，支持以 CPU 时钟速率进行零等待的读和写操作。

2.4 嵌入式 Flash 存储器

多达 128K 字节的嵌入式 Flash 用于代码和数据的存放。此外，为了延长存储寿命以方便用户存储关键数据，基于额外 12K 字节 Flash 提供软件模拟的 EEPROM，其等效存储空间多达 1K 字节。

2.5 嵌套矢量中断控制器（NVIC）

SPC1169 器件内置有嵌套矢量中断控制器，可处理多达 54 个可屏蔽中断通道（不包含 16 个 Cortex-M4 的中断线）和 16 个可编程的优先级。

- 紧耦合的 NVIC 使得中断响应更快
- 直接向内核传递中断入口向量地址
- 处理后到但优先级较高的中断
- 支持中断咬尾功能
- 自动保存处理器状态
- 退出中断时自动恢复现场，无需指令开销

2.6 外部中断/事件控制器

SPC1169 器件提供了灵活的外部引脚中断或事件触发机制。任意 GPIO 引脚可以被编程作为外部中断或事件触发源。另外，任意 GPIO 中断可以被配置为边沿触发或电平触发。

2.7 电源管理和复位

SPC1169 器件支持 3.3V 单电源，为 IO、内部调压器和片上模拟电路供电，电源升压速率小于等于 $1.5 \times 10^4 \text{V/s}$ 。

SPC1669 器件同时支持 DVDD5 引脚单独 5V 供电，以启用 GPIO5~GPIO24/ GPIO36~GPIO40 引脚的 5V I/O 特性。

SPC1169 器件内置有全局复位引脚以及上电复位（POR）电路。上电复位电路保证了所有的上电复位时序要求，方便使用。

2.8 欠压/过压检测

器件内置欠压/过压检测（BOD），用于监视 3.3V/1.2V 的电源域，并与预先设定的值进行比较。当电压高于或者低于阈值时，产生中断或者复位。中断服务例程随后产生一个警告消息并将微控制器导入安全状态。欠压/过压检测可通过软件使能。

2.9 时钟

在启动时执行系统时钟选择，但复位时会选择内部 32MHz 出厂已校准的振荡器作为默认时钟。用户也可选择外部振荡器作为时钟。外部振荡器有两种使用模式：一是直接提供外部时钟，绕过晶体振荡器；另一种是使用外部晶体，并启用晶体振荡器（XO）。晶体的频率可在 4 MHz ~ 32MHz 范围内选择。

器件内置有锁相环（PLL）用于产生高频的时钟信号。锁相环可以把内置 32MHz 振荡器或者外部时钟作为输入参考时钟，产生 25~100MHz 的时钟信号。

可通过多个时钟分频器来配置 AHB 和外设的频率。其中 SPI 最大频率 50MHz，其余时钟最大频率 100MHz。更多关于时钟树的细节可参考图 2。当现有时钟源丢失时，可选择备份时钟源，32MHz 的安全备份振荡器可规避时钟卡死的问题。

2.10 电源模式

SPC1169 器件提供三种电源模式

- Active（正常使用）
VCAP12 由片内 LDO 以满载能力供电。所有时钟根据用户配置开或关。
- Stop（停止）
除了用于电源模式状态机的 128KHz 时钟外，其余所有时钟关闭。VCAP12 由低功耗低载能力的 LDO 供电，并可以根据用户配置降至 1.2V 以下来进一步降低静态电流。所有寄存器和存储保持内容。系统可以根据配置由任意 GPIO 引脚上的任意电平唤醒。CPU 将直接继续执行停止时的下一条指令。
- Sleep（睡眠）
VCAP12 完全断电。系统可以通过拉低 XRSTn 引脚唤醒，并开始冷启动过程。

2.11 启动模式

启动程序位于片上 ROM。复位后，ARM 处理器从 ROM 开始执行程序。通过 BOOT 引脚和 TRSTn 引脚来选择两种启动模式：

- Flash 启动 (BOOT 引脚 = 0, TRSTn 引脚 = X)：启动加载器跳转至嵌入式 Flash 并从地址 0x1000 0000 开始执行。
- ISP 启动 (BOOT 引脚 = 1, TRSTn 引脚 = 0)：启动加载器通过 UART 或者 LIN 接口对嵌入式 Flash 进行重新编程。在这个过程中，如果选择使用 UART 接口，那么 GPIO10 被配置为 UART0_TXD，GPIO11 被配置为 UART0_RXD。

注意 1：推荐设置 TRSTn 引脚为低。

注意 2：当 TRSTn 引脚为高时，GPIO15 ~ GPIO18 作为调试引脚。

2.12 通用输入/输出 (GPIO)

SPC1169 器件可支持多达 37 个多用途的通用输入输出引脚。每个输入输出引脚可以由软件配置为输入、输出或外设复用功能。其功能如下：

- 每个 GPIO 引脚含有可配置的内置上拉和下拉电阻
- 每个 GPIO 引脚含有可编程的数字输入去毛刺滤波器
- GPIO0~GPIO4/ GPIO28~GPIO31/ GPIO36~GPIO40 为与 ADC 输入通道复用的纯 3.3V I/O
- GPIO5~GPIO24/ GPIO32 ~ GPIO35 在 DVDD5=5V 时，提供 5V I/O 功能

注意：Boot 引脚可以被配置作为 GPIO5 使用，但是有一些限制。当器件复位时，需确保该引脚为低电平，否则器件将进入 ISP 模式。

2.13 定时器和看门狗

SPC1169 器件含有 3 个通用定时器，2 个看门狗定时器和 1 个系统滴答定时器。

通用定时器

SPC1169 器件含有 3 个完全相同的通用定时器，每个定时器由一个 32 位的自动重载递减计数器构成，使能后，当计数器减至零时将产生一个中断。当计数器减到零时，在使能的情况下，定时器还能够产生一个 ADCSOC 事件或者 PWMSYNC 事件。通用定时器的时钟可以选择内部 RC 振荡器、外部振荡器或者锁相环时钟。此外，每个通用定时器可以捕获外部的信号输入作为定时器使能、事件计数或者计数捕获事件。

看门狗

SPC1169 器件内置 2 个完全相同的看门狗。每个看门狗由一个 32 位的递减计数器构成，其时钟可以选择内部 RC 振荡器、外部振荡器或者锁相环时钟。当计数器值到达设定的超时值时，将产生一个中断或者复位。在调试模式下，看门狗计数器可以被冻结或者自由运行。

系统滴答定时器

该定时器专门为操作系统使用，但也可作为标准的递减计数器使用，功能如下：

- 24 位递减计数器

- 自动重载功能
- 计数器归零时产生可屏蔽的系统中断

2.14 通用异步收发器 (UART)

SPC1169 器件含有 2 个 UART 模块，功能兼容 16550A 和 16750 工业标准。功能如下：

- 支持在串行数据中增加或删除标准异步通信位（开始，停止和奇偶）
- 5 - 8 个数据位
- 偶，奇或无奇偶检测
- 支持 1 个、1.5 个以及 2 个停止位生成
- 高达 6.25 Mbps 的波特率
- 64 字节发送先入先出缓存 (FIFO)
- 64 字节接收先入先出缓存 (FIFO)
- 自动波特率检测

此外，还为 LIN 提供硬件支持：

- 兼容 LIN1.3、2.0、2.1 和 2.2A 协议
- 可配的波特率，最大 20Kbps
- 用于消息过滤的身份掩码
- 同步间隔段、同步段、受保护 ID 段、校验和段的硬件处理
- 应答长度可以由受保护 ID 的第 5 位和第 4 位指定，也可以由寄存器配置指定
- 可选标准型校验和或增强型校验和

2.15 内部集成电路总线 (I2C)

I2C 总线接口与通用的 I2C 协议兼容，支持标准模式（数据率最高 100 Kb/s）和快速模式（数据率最高 400 Kb/s）。功能如下：

- 3 种速率：标准模式（100 Kb/s）、快速模式（400 Kb/s）和高速模式（2 Mb/s）
- 时钟同步
- 主或从模式
- 7 位或 10 位寻址模式
- 7 位或 10 位组合格式传输
- 发送和接收各有 16x32 位深度的缓存

2.16 串行外设接口 (SPI)

SPC1169 包含两个 SPI 模块，支持单/双工，同步和串行通信模式。功能如下：

- 全双工同步传输
- 主或从操作
- 1 到 32 位传输帧格式选择
- 最高 50 Mbps 通信速率
- 数据流顺序为最高有效位优先
- 灵活的时钟分频比以实现不同的速率，可编程时钟极性和相位
- 发送和接收各有 16x32 位深度的先入先出队列

2.17 模数转换器 (ADC)

SPC1169 内置 1 个多达 14 通道的 13 位模数转换器。温度传感器、内部电源和可编程增益运放输出可以通过多路复用作为模数转换器的输入。该模数转换器内核中的采样保持电路有 2 路输入通道，适用于差分采样。模数转换器的启动可以由软件触发，或者是来自通用定时器或 PWM 的事件信号，还可以是外部引脚输入。

13 位模数转换器主要特性如下：

- 最小 200 ns 转换时间和独立的可配置采样时间
- 差分采样
- 模拟信号输入范围：0 V ~ 3.65 V
- 可选择内部或外部参考电压
- 输入开路 and 短路检测

SPC1169 还提供了一个 13 位用于监测的模数转换器，根据用户选择后台循环检测若干关键电压值，以确保系统功能安全。如果检测到的电压项未在预先配置的范围，可以触发 CPU 中断。

关于 ADC 的更多特性，请参考表 15 和表 16。

2.18 温度传感器

该温度传感器产生一个随温度线性变化的电压。内部连接到模数转换器的输入端，可直接将传感器的输出转换为数字值。

2.19 可编程增益放大器 (PGA)

SPC1169 内置 1 个灵活的差分可编程增益放大器 (DPGA)，并有两个专用引脚作为输入。其主要特性为：

- 可编程增益：2、4、8、16、24、32、48、64
- 差分输入电压： $\pm 2.7V/PGA_Gain$
- 共模输入电压：-0.5V ~ 2V
- 建立时间：250 ns 到 1.4 us

SPC1169 还内置了 1 个单端可编程增益放大器 (SPGA)，可以选择 4 个 ADC 外部输入通道 (ANA_IN0 ~ ANA_IN3)、温度传感器输出、片内 1.2V 电源等作为输入。其主要特性为：

- 可编程增益：1、2、4、8、16、32、48、64
- 建立时间：300 ns 到 2 us

差分和单端可编程增益放大器的输出均可以作为 ADC 的输入。

关于可编程增益放大器的更多特性，请参考表 17 和表 18。

2.20 模拟比较器

SPC1169 内置 2 个高速比较器，配合内部 2 个 10 位数模转换器作为参考可用来检测可编程增益放大器的输入或输出电压是否超出范围。比较器的输出连接到脉宽调制的 Trip-Zone 模块。

- 50 ns 典型响应时间

- 可编程迟滞
- 输出带数字毛刺滤波器

关于模拟比较器和数字模拟转换器特性的更多细节，请参考表 19 和表 20。

2.21 相位比较器

SPC1169 具有 3 个高速轨至轨相位比较器，可将三个相电压 (PHU/PHV/PHW) 与共模电压 (PHC) 进行比较。每个相位比较器具有 8 选 1 输入 MUX。相位比较器也可以用作普通的比较器，可以将 ADC 输入与参考电压 (ADC 输入或者 DAC 输出) 进行比较。

SPC1169 还提供专用的相位比较器，包含三个相位输入通道和一个相位参考通道，并基于电机工作特性对于相位比较的原始结果做了如下硬件后处理，以简化用户的软件代码。

- 窗口大小可调的消隐
- 窗口大小可调的滤波
- 用于消除电机翻转时的干扰造成的系统性误报的状态机。该状态机由用户软件控制状态复位，之后自动忽略检测到的第一个过零事件。

2.22 数模转换器 (DAC) 和数模转换器缓冲 (DAC buffer)

SPC1169 具有两个 10 位 DAC，可产生 $0V \sim V_{DDA}$ 的电压，用于比较器判断过高或者过低的参考电压。

SPC1169 有一个 DAC 缓冲器，可以选择 DAC0 或者 DAC1 作为输入，而且可以通过 ANA_IN2 引脚输出电压。

2.23 D2S 缓冲器

SPC1169 集成一个 D2S (差分转单端) 缓冲器，可以将 DPGA 的差分输出电压转换成单端输出电压，并传送到 ANA_IN4 引脚。通过外部 RC 滤波电路 (典型情况下， $R = 1k\Omega$ ， $C = 1\mu F$)，该单端输出电压可以被送回到 ANA_INx ($x = 0 \sim 3$) 引脚，然后可以通过 13 位 ADC 测量该单端电压的值。D2S 缓冲器的增益固定为 0.5。

2.24 脉宽调制模块 (PWM)

SPC1169 集成 4 个脉宽调制 PWM 模块，支持 8 路 PWM 输出。该 PWM 模块可以自行生成复杂的脉宽波形，而不需要处理器内核的参与。

每个 PWM 模块功能如下：

- 专用的 16 位计时器，支持周期和频率控制
- 每个 PWM 模块产生两路输出，支持单边沿操作、双边沿对称操作或双边沿非对称操作
- 所有事件均可触发 CPU 中断和 ADC 启动转换
- 相对其他 PWM 模块，支持可编程的相位控制，包括延后或提前
- 支持独立的上升沿和下降沿延时控制的死区生成
- 支持逐周期或单次的跳闸设置
- 跳闸条件可以在 PWM 输出端强制保持高、低或高阻抗状态逻辑电平

- 比较器输出和跳闸输入能够生成事件，过滤的事件或者跳闸触发条件

2.25 增强型捕获模块（ECAP）

在一个重视外部事件准确时序的系统里，增强型捕获模块（ECAP）是必备的。SPC1169 器件内置的 ECAP 模块具有下面的功能：

- 灵活的输入捕获引脚：任意 GPIO 均可被配置为捕获引脚
- 基于 32 位定时器的计数器
- 4 个 32 位时间标签捕获寄存器
- 与外部事件同步的 4 级序列器
- 4 个事件均可独立选择边沿极性（上升/下降沿）
- 4 个事件均可支持中断

2.26 循环冗余校验（CRC）

SPC1169 器件含有硬件 CRC 计算单元。该 CRC 模块用于验证数据传输或存储的完整性，功能如下：

- 32 位并行数据流输入，最高 32 位 CRC 输出
- 支持多达 2^{32} 个字节长度的 CRC 计算
- 支持 8 个 CRC 标准多项式

2.27 控制器域网（CAN）

SPC1169 含有 1 个 CAN 模块，根据 ISO 11898-1 执行 CAN 协议通信，同时需要 CAN 收发器芯片将其连接到物理层（CAN 总线）。该 CAN 模块具有以下特点：

- 兼容 Bosch CAN2.0B 和 Bosch CANFD 1.0 协议
- 兼容 ISO 11898-1: 2015（CAN2.0 和 CANFD）协议规范
- 64 个邮箱
- 每个邮箱独立的标识符掩码
- 支持 CAN 错误记录
- 时间戳计数器


注意：SPC1169 的 CAN 模块不支持 wake-up 功能，用户需要选用支持 wake-up 功能的 CAN PHY 并将 CAN PHY 的 wake-up 信号连接到 SPC1169 的 GPIO 引脚，来实现 CAN wake-up 功能。。

2.28 串行线 JTAG 调试端口（SWJ-DP）

内置的 ARM SWJ-DP 接口由 JTAG 和串行线调试端口组合而成。基于 SWJ-DP 接口，可以使用串行线调试探头或 JTAG 探头连接到目标上。当 SPC1169 使能某些安全功能时，调试端口可以被禁用。

3 引脚排列和引脚说明

图 3. SPC1169 LQFP48 引脚排列



- (1) 上图为封装俯视图。
- (2) **注意：**当 TRSTn 引脚为高电平时，GPIO15 ~ GPIO18 引脚作为 Debug 接口使用。

表 1. SPC1169 LQFP48 引脚定义

#	类型	信号	子类型 ^[1]	描述
1	3.3V I/O	GPIO4	I/O	通用输入/输出 4
		ANA_IN4	AI	ADC 通道 4 输出
		XOUT	O	外部晶振输出
		COMP_MON1	O	比较器输出监测 1
2	3.3V I/O	GPIO28	I/O	通用输入/输出 28
		ANA_IN5	AI	ADC 通道 5 输入
		SPI1_SCLK	I/O	SPI1 时钟输入/输出
		PWMSOCAO	O	PWMSOCA 监视信号输出
3	3.3V I/O	GPIO29	I/O	通用输入/输出 29
		ANA_IN6	AI	ADC 通道 6 输出
		SPI1_SFRM	I/O	SPI1 片选信号输入/输出
		PWMSOCBO	O	PWMSOCB 监视信号输出

表 1. SPC1169 LQFP48 引脚定义 (续表)

#	类型	信号	子类型 ^[1]	描述
4	3.3V I/O	GPIO30	I/O	通用输入/输出 30
		ANA_IN7	AI	ADC 通道 7 输入
		SPI1_MOSI	I/O	SPI1 主机输出、从机输入
		PWMSOCCO	O	PWMSOCC 监视信号输出
5	3.3V I/O	GPIO31	I/O	通用输入/输出 31
		ANA_IN8	AI	ADC 通道 8 输出
		SPI1_MISO	I/O	SPI1 主机输入、从机输出
		PWMSYNCO	O	PWMSYNC 输出
6	5V I/O	BOOT(GPIO5)	I/O	启动引脚 (通用输入/输出 5)
		EPWRTZO	O	EPWRTZ 监视信号输出 该信号为 EPWRTZO 和 EPWRTZ1 的逻辑或
		PWMSOCO	O	PWMSOC 监视信号输出 该信号是 PWMSOCAO、PWMSOCBO、PWMSOCCO 的逻辑或
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
7	5V I/O	GPIO6	I/O	通用输入/输出 6
		SPI0_SCLK	I/O	SPI0 时钟输入/输出
		UART1_TXD	O	UART1 发送数据
		COMP_MON2	O	比较器输出监测 2
8	5V I/O	GPIO7	I/O	通用输入/输出 7
		SPI0_SFRM	I/O	SPI0 片选信号输入/输出
		UART1_RXD	I	UART1 接收数据
		COMP_MON3	O	比较器输出监测 3
9	5V I/O	GPIO8	I/O	通用输入/输出 8
		SPI0_MOSI	I/O	SPI0 主机输出、从机输入
		CAN_TXD	O	CAN 发送数据
		COMP_MON4	O	比较器输出监测 4
10	5V I/O	GPIO9	I/O	通用输入/输出 9
		SPI0_MISO	I/O	SPI0 主机输入、从机输出
		CAN_RXD	I	CAN 接收数据
		COMP_MON5	O	比较器输出监测 5
11	5V I/O	GPIO10	I/O	通用输入/输出 10
		UART0_TXD	O	UART0 发送数据
		PWM0A	O	PWM0 输出 A
		I2C_SCL	I/O	I2C 时钟
12	5V I/O	GPIO11	I/O	通用输入/输出 11
		UART0_RXD	I	UART0 接收数据
		PWM0B	O	PWM0 输出 B
		I2C_SDA	I/O	I2C 数据

表 1. SPC1169 LQFP48 引脚定义 (续表)

#	类型	信号	子类型 ^[1]	描述
13	5V I/O	GPIO12	I/O	通用输入/输出 12
		SPI1_SCLK	I/O	SPI1 时钟输入/输出
		PWM1A	O	PWM1 输出 A
		PWM3A	O	PWM3 输出 A
14	5V I/O	GPIO13	I/O	通用输入/输出 13
		SPI1_SFRM	I/O	SPI1 片选信号输入/输出
		PWM1B	O	PWM1 输出 B
		PWM3B	O	PWM3 输出 B
15	5V I/O	GPIO14	I/O	通用输入/输出 14
		SPI1_MOSI	I/O	SPI1 主机输出、从机输入
		PWM2A	O	PWM2 输出 A
		I2C_SCL	I/O	I2C 时钟
16	5V I/O	GPIO15	I/O	通用输入/输出 15
		SPI1_MISO	I/O	SPI1 主机输入、从机输出
		PWM2B	O	PWM2 输出 B
		I2C_SDA	I/O	I2C 数据
		TDI	I	JTAG 数据输入
		注意: 当 TRSTn 为高且选择 JTAG 调试模式时, 该引脚始终作为 TDI 使用, 不能被配置为其他功能。		
17	5V I/O	GPIO16	I/O	通用输入/输出 16
		UART1_TXD	O	UART1 发送数据
		CAN_TXD	O	CAN 发送数据
		SPI1_SFRM	I/O	SPI1 片选信号输入/输出
		TDO/SWO	O	JTAG 数据输出/异步跟踪输出
		注意: 当 TRSTn 为高且选择 JTAG 调试模式时, 该引脚始终作为 TDO 使用, 不能被配置为其他功能; 当选择 SWD 调试模式且使能调试跟踪功能时, 该引脚始终作为 SWO 使用, 不能被配置为其他功能。		
18	5V I/O	GPIO17	I/O	通用输入/输出 17
		UART1_RXD	I	UART1 接收数据
		CAN_RXD	I	CAN 接收数据
		SPI1_SCLK	I/O	SPI1 时钟输入/输出
		TMS/SWD	I/O	JTAG 模式选择/SWD 数据
		注意: 当 TRSTn 为高时, 该引脚始终作为 TMS/SWD 使用, 不能被配置为其他功能。		

表 1. SPC1169 LQFP48 引脚定义 (续表)

#	类型	信号	子类型 ^[1]	描述
19	5V I/O	GPIO18	I/O	通用输入/输出 18
		PWMSOCO	O	PWMSOC 监视信号输出 该信号是 PWMSOCAO、PWMSOCBO、PWMSOCCO 的逻辑或
		PWMSYNCO	O	PWMSYNC 输出
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
		TCK/SWCK	I	JTAG 时钟/SWD 时钟
注意: 当 TRSTn 为高时, 该引脚始终作为 TCK/SWCK 使用, 不能被配置为其他功能。				
20	5V I/O	TRSTn	I	JTAG 复位引脚, 低电平时复位 JTAG
21	1.2V 电源	VCAP12	P	1.2 V 电源 放置 0.1uF 旁路陶瓷电容到 DVSS
22	地	DVSS	G	数字地
23	5V I/O	GPIO32	I/O	通用输入/输出 32
		UART1_TXD	O	UART1 发送数据
		I2C_SCL	I/O	I2C 时钟
		COMP_MON6	O	比较器输出监测 6
24	5V I/O	GPIO33	I/O	通用输入/输出 33
		UART1_RXD	I	UART1 接收数据
		I2C_SDA	I/O	I2C 数据
		COMP_MON7	O	比较器输出监测 7
25	5V I/O	GPIO34	I/O	通用输入/输出 34
		CAN_TXD	O	CAN 发送数据
		I2C_SCL	I/O	I2C 时钟
		EPWRTZ00	O	EPWRTZO 监视信号输出
26	5V I/O	GPIO35	I/O	通用输入/输出 35
		CAN_RXD	I	CAN 接收数据
		I2C_SDA	I/O	I2C 数据
		EPWRTZ10	O	EPWRTZ1 监视信号输出
27	5V 电源	DVDD5	P	5V 数字电源 DVDD5=5.0V: GPIO5 ~ GPIO24 和 GPIO32 ~ GPIO35 为 5V 输入/输出 DVDD5=3.3V: GPIO5 ~ GPIO24 和 GPIO32 ~ GPIO35 为 3.3V 输入/输出 放置 4.7uF 和 0.1uF 旁路陶瓷电容到 DVSS
28	5V I/O	GPIO19	I/O	通用输入/输出 19
		PWM2B	O	PWM2 输出 B
		PWM0A	O	PWM0 输出 A
		ECAP_APWMO	O	ECAP 的 APWM 模式输出

表 1. SPC1169 LQFP48 引脚定义 (续表)

#	类型	信号	子类型 ^[1]	描述
29	5V I/O	GPIO20	I/O	通用输入/输出 20
		PWM2A	O	PWM2 输出 A
		PWM1A	O	PWM1 输出 A
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
30	5V I/O	GPIO21	I/O	通用输入/输出 21
		PWM1B	O	PWM1 输出 B
		PWM2A	O	PWM2 输出 A
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
31	5V I/O	GPIO22	I/O	通用输入/输出 22
		PWM1A	O	PWM1 输出 A
		PWM0B	O	PWM0 输出 B
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
32	5V I/O	GPIO23	I/O	通用输入/输出 23
		PWM0B	O	PWM0 输出 B
		PWM1B	O	PWM1 输出 B
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
33	5V I/O	GPIO24	I/O	通用输入/输出 24
		PWM0A	O	PWM0 输出 A
		PWM2B	O	PWM2 输出 B
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
34	3.3V I/O	GPIO36	I/O	通用输入/输出 36
		ANA_IN9(PHU)	AI	ADC 通道 9 输入 (相位比较器的 U 相输入通道)
		SPI1_SCLK	I/O	SPI1 时钟输入/输出
		UART1_TXD	O	UART1 发送数据
35	3.3V I/O	GPIO37	I/O	通用输入/输出 37
		ANA_IN10(PHV)	AI	ADC 通道 10 输入 (相位比较器的 V 相输入通道)
		SPI1_SFRM	I/O	SPI1 片选信号输入/输出
		UART1_RXD	I	UART1 接收数据
36	3.3V I/O	GPIO38	I/O	通用输入/输出 38
		ANA_IN11(PHW)	AI	ADC 通道 11 输入 (相位比较器的 W 相输入通道)
		SPI1_MOSI	I/O	SPI1 主机输出、从机输入
		CAN_TXD	O	CAN 发送数据
37	3.3V I/O	GPIO39	I/O	通用输入/输出 39
		ANA_IN12(PHC)	AI	ADC 通道 12 输入 (相位比较器的共同参考输入通道)
		SPI1_MISO	I/O	SPI1 主机输入、从机输出
		CAN_RXD	I	CAN 接收数据

表 1. SPC1169 LQFP48 引脚定义 (续表)

#	类型	信号	子类型 ^[1]	描述
38	5V I/O	XRSTn	I	芯片复位引脚, 低电平有效
39	3.3V I/O	GPIO40	I/O	通用输入/输出 40
		ANA_IN13	AI	ADC 通道 13 输入
40	3.3V 电源	DVDD33	P	3.3 V 数字电源 放置 4.7uF 和 0.1uF 旁路陶瓷电容到 DVSS
41	1.2V 电源	VCAP12	P	1.2 V 电源 放置 4.7uF 和 0.1uF 旁路陶瓷电容到 DVSS
42	地	DVSS	G	数字地
43	-2V ~ 3.3V 输入	PGAIN	AI	差分 PGA 负端输入
44	-2V ~ 3.3V 输入	PGAIP	AI	差分 PGA 正端输入
45	3.3V I/O	GPIO0	I/O	通用输入/输出 0
		ANA_IN0	AI	ADC 通道 0 输入
		PWMSOCAO	O	PWMSOCA 输出
		PWMSOCCO	O	PWMSOCC 输出
46	3.3V I/O	GPIO1	I/O	通用输入/输出 1
		ANA_IN1	AI	ADC 通道 1 输入
		PWMSOCB	O	PWMSOCB 输出
		ECAP_APWMO	O	ECAP 的 APWM 模式输出
47	3.3V I/O	GPIO2	I/O	通用输入/输出 2
		ANA_IN2	AI	ADC 通道 2 输入
		DCLK	O	CLKDET 模块监视时钟输出
		EPWRTZO	O	EPWRTZ 监视信号输出 该信号为 EPWRTZO 或 EPWRTZ1 的逻辑或。
48	3.3V I/O	GPIO3	I/O	通用输入/输出 3
		ANA_IN3	AI	ADC 通道 3 输入
		XIN	AI	外部晶振输入
		COMP_MONO	O	比较器输出监测 0


(1) I = 数字输入, O = 数字输出, AI = 模拟输入, AO = 模拟输出, P = 电源, G = 地。

(2) 在 SPC1169 中, EPWRTZO、EPWRTZ0O 和 EPWRTZ1O 不适用。

4 存储器映射

SPC1169 的存储映射如图 4 所示。

图 4. 存储器映射



5 电气特性

5.1 绝对最大额定值

表 2. 绝对最大额定值⁽¹⁾⁽²⁾

符号	参数	最小值	最大值	单位
V _{DD5}	5V 数字电压, 以 V _{SS} 为基准	-0.3	7	V
V _{DD33}	3.3V 数字电压, 以 V _{SS} 为基准	-0.3	4.6	V
V _{DDA}	模拟电压, 以 V _{SSA} 为基准	-0.3	4.6	V
V _{IN_5V}	5V IO 输入电压	-0.3	V _{DD5} +0.3	V
V _{IN_3V}	3.3V IO 输入电压	-0.3	V _{DD33} +0.3	V
I _{IC}	输入钳位电流	-20	+20	mA
I _{OC}	输出钳位电流	-20	+20	mA
T _J	结温 ⁽³⁾	-40	+150	°C
T _{stg}	存储温度 ⁽³⁾	-65	+150	°C

- (1) 超出绝对最大额定值范围的应力可能对器件造成永久性损坏。这些数值只是额定应力, 并不意味着器件在这些条件下功能正常。
- (2) 若无另行说明, 所有电压都是 V_{SS} 为基准。
- (3) 长期的高温存储或在最大温度条件下的使用可能会减小器件的寿命。

5.2 推荐工作条件

表 3. 推荐工作条件

符号	参数	条件	最小值	正常值	最大值	单位
V _{DD5}	5V 数字电压	-	2.97	5.0	5.5	V
V _{DD33}	3.3V 数字电压	-	2.97	3.3	3.63	V
V _{SS}	电源地	-	-	0	-	V
V _{DDA}	模拟供电电压	-	2.97	3.3	3.63	V
V _{SSA}	模拟地	-	-	0	-	V
V _{IH_5V}	5V 高电平输入电压	V _{DD5} = 5 V	-	3.5	V _{DD5} +0.3	V
V _{IL_5V}	5V 低电平输入电压	V _{DD5} = 5 V	V _{SS} -0.3	1.5	-	V
I _{OH_5V}	当 V _{OH} = 4.0V, V _{DD5} =4.5V, 5V 高电平输出源电流	STRENGTH=0 STRENGTH=1	-	-	0.4 7.3	mA
I _{OL_5V}	当 V _{OL} = 0.4V, V _{DD5} =4.5V, 5V 低电平输出灌电流	STRENGTH=0 STRENGTH=1	-	-	1.74 26.1	mA
V _{IH_3V}	3.3V 高电平输入电压	V _{DD33} = 3.3 V	2.0	-	V _{DD33} +0.3	V
V _{IL_3V}	3.3V 低电平输入电压	V _{DD33} = 3.3 V	V _{SS} -0.3	-	0.8	V
I _{OH_3V}	当 V _{OH} = V _{OH(MIN)} , 3.3V 高电 平输出源电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
I _{OL_3V}	当 V _{OL} = V _{OL(MAX)} , 3.3V 低电 平输出灌电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
T _J	结温	-	-40	-	+150	°C

5.3 电气特性

表 4. 5V IO 电气特性 (V_{DD5}=5V)

符号	参数	条件	最小值	典型值	最大值	单位
V _{OH}	高电平输出电压	I _{OH} = I _{OH} MAX	V _{DD5} -0.5	-	-	V
V _{OL}	低电平输出电压	I _{OL} = I _{OL} MAX	-	-	0.5	V
V _{IH}	高电平输入电压		TBD	3.5	V _{DD5} +0.3	V
V _{IL}	低电平输入电压		V _{SS} -0.3	1.5	TBD	V
I _{OH}	当 V _{OH} = V _{OH(MIN)} , 高电平输出源电流	STRENGTH=0 STRENGTH=1	-	-	0.4 7.3	mA
I _{OL}	当 V _{OL} = V _{OL(MAX)} , 低电平输出灌电流	STRENGTH=0 STRENGTH=1	-	-	1.74 26.1	mA
I _{IL}	低电平输入电流 (引脚下拉使能)	V _{IH} = 0 V	-	-	10	uA
I _{IH}	高电平输入电流 (引脚下拉使能)	V _{IH} = V _{DD5}	-	100	TBD	uA
I _{OZ}	输出电流三态 (引脚上拉禁用)	V _O = V _{DD5} /0V	-	-	10	uA
R _{PU}	输入上拉电阻	V _{IO} = 0 V	-	50	-	kΩ
R _{PD}	输入下拉电阻	V _{IO} = V _{DD5}	-	50	-	kΩ

表 5. 5V IO 电气特性 (V_{DD5}=3.3V)

符号	参数	条件	最小值	典型值	最大值	单位
V _{OH}	高电平输出电压	I _{OH} = I _{OH} MAX	V _{DD5} -0.5	-	-	V
V _{OL}	低电平输出电压	I _{OL} = I _{OL} MAX	-	-	0.5	V
V _{IH}	高电平输入电压		TBD	2.4	V _{DD5} +0.3	V
V _{IL}	低电平输入电压		V _{SS} -0.3	0.8	TBD	V
I _{OH}	当 V _{OH} = V _{OH(MIN)} , 高电平输出源电流	STRENGTH=0 STRENGTH=1	-	-	0.23 4.1	mA
I _{OL}	当 V _{OL} = V _{OL(MAX)} , 低电平输出灌电流	STRENGTH=0 STRENGTH=1	-	-	0.97 14.5	mA
I _{IL}	低电平输入电流 (引脚下拉使能)	V _{IH} = 0 V	-	-	10	uA
I _{IH}	高电平输入电流 (引脚下拉使能)	V _{IH} = V _{DD5}	-	66	TBD	uA
I _{OZ}	输出电流三态 (引脚上拉禁用)	V _O = V _{DD5} /0V	-	-	10	uA
R _{PU}	输入上拉电阻	V _{IO} = 0 V	-	50	-	kΩ
R _{PD}	输入下拉电阻	V _{IO} = V _{DD5}	-	50	-	kΩ

表 6. 3.3V IO 电气特性 ($V_{DD33}=3.3V$)

符号	参数	条件	最小值	典型值	最大值	单位
V_{OH}	高电平输出电压	$I_{OH} = I_{OH\ MAX}$	$V_{DD33}-0.4$	-	-	V
V_{OL}	低电平输出电压	$I_{OL} = I_{OL\ MAX}$	-	-	0.4	V
V_{IH}	高电平输入电压	-	2.0	-	$V_{DD33}+0.3$	V
V_{IL}	低电平输入电压	-	$V_{SS}-0.3$	-	0.8	V
I_{OH}	当 $V_{OH} = V_{OH(MIN)}$, 高电平输出源电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
I_{OL}	当 $V_{OL} = V_{OL(MAX)}$, 低电平输出灌电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
I_{IL}	低电平输入电流 (引脚下拉使能)	$V_{DD33} = 3.3V$, $V_{IH} = 0V$	-	-	10	μA
I_{IH}	高电平输入电流 (引脚下拉使能)	$V_{DD33} = 3.3V$, $V_{IH} = V_{DD33}$	-	79	TBD	μA
I_{OZ}	输出电流三态 (引脚上拉禁用)	$V_{DD33} = 3.3V$ $V_O = V_{DD33}/OV$	-	-	10	μA
R_{PU}	输入上拉电阻	$V_{IO} = 0V$	-	41	-	$k\Omega$
R_{PD}	输入下拉电阻	$V_{IO} = V_{DD33}$	-	42	-	$k\Omega$

5.4 电源功耗

典型电流消耗

在工作模式下, SPC1169 处于以下状态:

- 所有的输入/输出引脚处于输入模式并保持断开;
- 所有外设(包括模拟模块)处于使能状态;
- 所有外设时钟均和 HCLK(分频为 1)一样快,除了 SPI(最大 50MHz)和 DGCLK(最大 50MHz);
- 所有时钟模块处于使能状态;
- 系统时钟源为 PLL 时钟。

在空闲模式下, SPC1169 处于以下状态:

- 所有的输入/输出引脚处于输入模式并保持断开;
- 所有的外设(包括模拟模块)没有时钟输入或被禁用;
- 时钟模块(PLL, RCO0 和 XO)被禁用;
- 系统时钟源为 RCO1。

在停止模式下, SPC1169 处于以下状态:

- 所有的输入/输出引脚处于输入模式并保持断开;
- 所有外设(包括模拟模块)没有时钟输入或被禁用;
- 时钟模块(PLL, RCO0, RCO1 和 XO)被禁用;

- 1.2V LDO 进入低功耗模式。

在睡眠模式下，SPC1169 处于以下状态：

- 所有的输入/输出引脚处于输入模式并保持断开；
- 所有外设（包括模拟模块）没有时钟输入或被禁用；
- 时钟模块（PLL，RCO0，RCO1 和 XO）被禁用；
- 1.2V LDO 被关断到 0V。

SPC1169 从 V_{DD} 测量的典型电流消耗如表 7 和表 8 所示。不同 HCLK 频率下的工作电流消耗如图 5 所示。

表 7. SPC1169 典型电流消耗（在 FLASH 中运行）

模式	条件		典型值	单位
	f _{HCLK}	f _{PLL}		
工作	100 MHz	100 MHz	25.489	mA
	75 MHz	75 MHz	22.676	mA
	50 MHz	50 MHz	19.645	mA
	32 MHz	32 MHz	17.565	mA
	25 MHz	25 MHz	16.328	mA
空闲	-	-	6.261	mA
停止 ⁽²⁾			134.431	uA
睡眠 ⁽³⁾	-	-	1.011	uA

(1) 典型值的测量条件是 $T_A = 25\text{ }^\circ\text{C}$ ， $V_{DD} = 3.3\text{ V}$ 。

(2) BOOT 引脚连接到 GND。

(3) BOOT 引脚连接到 GND。


表 8. SPC1169 典型电流消耗（在 RAM 中运行）

模式	条件		典型值	单位
	f _{HCLK}	f _{PLL}		
工作	100 MHz	100 MHz	27.009	mA
	75 MHz	75 MHz	23.213	mA
	50 MHz	50 MHz	19.337	mA
	32 MHz	32 MHz	16.492	mA
	25 MHz	25 MHz	15.307	mA
空闲	-	-	5.456	mA
停止 ⁽²⁾			125.781	uA

(1) 典型值的测量条件是 $T_A = 25\text{ }^\circ\text{C}$ ， $V_{DD} = 3.3\text{ V}$ 。

(2) BOOT 引脚连接到 GND。

图 5. 典型工作电流随频率变化关系



片上外设电流消耗

片上外设的电流消耗如表 9 所示。该 MCU 处于以下的状态：

- 所有输入/输出引脚处于输入模式并保持断开；
- 所有外设（包括模拟外设，RC00 和 XO）无另行说明，均被禁用；
- 给定值是由测量的电流消耗计算得出
 - 所有外设时钟被禁用
 - 只有一个外设被使能

表 9. 外设电流消耗

外设 ⁽¹⁾	条件	典型值 ⁽²⁾	单位
BOD	RC00 为系统时钟源； 所有其他外设处于默认状态。	96.075	uA
ADC ⁽³⁾	锁相环时钟为系统时钟源； 所有外设时钟与 HCLK 一样快； $f_{HCLK} = 100 \text{ MHz}$, $f_{PLL} = 100 \text{ MHz}$	7974.131	uA
Monitoring ADC ⁽³⁾		697.098	uA
温度传感器		157.373	uA
DPGA ⁽⁴⁾		262.753	uA
SPGA ⁽⁴⁾		208.632	uA
DAC 缓冲器		1120.766	uA
DAC		99.788	uA
相位比较器		58.488	uA
比较器		57.827	uA
UART		UART 时钟 100MHz, 512000 bps	252.588
SPI	SPI 时钟 50MHz, 20Mbps	124.820	uA

外设 ⁽¹⁾	条件	典型值 ⁽²⁾	单位
PWM	PWM 时钟 100MHz	904.666	uA
ECAP	ECAP 时钟 100MHz	200.659	uA
看门狗	WDT 时钟 100MHz	83.438	uA
定时器	TIMER 时钟 100MHz	173.096	uA
FLASH	HCLK 时钟 100MHz	331.735	uA
XO	HCLK 来源于 100MHz PLL，以 RCO0 为输入	439.635	uA
RCO0	HCLK 来源于 100MHz PLL，以 XO（32MHz）为输入	206.389	uA
PLL	XO（32MHz）作为 HCLK 的时钟源， $f_{PLL} = 100 \text{ MHz}$	369.715	uA


- (1) 当外设不止一个模块时，上述的电流值为单个模块的消耗（平均值）。
- (2) 典型值的测量条件是 $T_A = 25 \text{ }^\circ\text{C}$ ， $V_{DD} = 3.3 \text{ V}$ 。
- (3) 模数转换器的模拟电流损耗包含了 ADC 的模拟模块，带隙和 ADC 参考缓冲器。
- (4) 当使能 ADC（模拟部分）、温度传感器、可编程增益放大器、数模转换器和比较器时，带隙必须使能。

5.5 内部 1.2V 稳压器特性

表 10. 内部 1.2V 稳压器特性

符号	参数	条件	最小	典型	最大	单位
V _{DD33}	3.3V 供电电压	-	2.97	3.3	3.63	V
V _{CAP12}	输出电压	负载电流 = 50mA	1.18	1.20	1.22	V
ΔV _{CAP12}	负载调解率	V _{CAP12} (负载为 50mA) - V _{CAP12} (负载为 200mA)	-	-	30	mV

图 6. 内部 1.2V 稳压器负载调节率



5.6 过压/欠压检测器 (BOD) 特性

表 11. BOD 特性

符号	参数	条件	最小	典型	最大	单位
V _{DD33}	3.3V 供电电压	-	2.97	3.3	3.63	V
V _{DD33OV,assert}	VDD33 过压触发阈值	-	-	3.42	-	V
V _{DD33OV,release}	VDD33 过压撤销阈值	-	-	3.31	-	V
V _{DD33UV,assert}	VDD33 欠压触发阈值	-	-	2.58	-	V
V _{DD33UV,release}	VDD33 欠压撤销阈值	-	-	2.65	-	V
V _{DD12OV,assert}	VDD12 过压触发阈值	-	-	1.33	-	V
V _{DD12OV,release}	VDD12 过压撤销阈值	-	-	1.31	-	V
V _{DD12UV,assert}	VDD12 欠压触发阈值	-	-	1.1	-	V
V _{DD12UV,release}	VDD12 欠压撤销阈值	-	-	1.14	-	V

5.7 振荡器时钟（RCO）特性

表 12. RCO 特性

符号	参数	条件	最小	典型	最大	单位
V _{DD33}	3.3V 供电电压	-	2.97	3.3	3.63	V
F _{RCO}	RCO 时钟频率（室温条件下）	T _J = 25 °C	31.936	32.00	32.064	MHz
ACC _{RCO}	RCO 时钟频率精度（RCO 时钟频率随温度的变化）	T _J = -40~150 °C	-1	-	1	%
t _{RDY}	RCO 时钟频率准备完毕时间	-	-	4.2	-	us

5.8 锁相环时钟（PLL）特性

表 13. PLL 特性

符号	参数	条件	最小	典型	最大	单位
V _{DD33}	3.3V 供电电压	-	2.97	3.3	3.63	V
F _{VCO}	VCO 频率	T _J = -40~150 °C	400	500	600	MHz
F _{pdf}	鉴频鉴相器（PFD）输入频率	-	4	-	8	MHz
t _{LOCK}	锁定时间	T _J = 25 °C	-	10	15	us
t _{JITTER}	PLL 输出时钟抖动	T _J = 25 °C	-	40	-	ps

5.9 外部时钟（XO）特性

表 14. XO 特性

符号	参数	条件	最小	典型	最大	单位
V _{DD33}	3.3V 供电电压	-	2.97	3.3	3.63	V
F _{XO}	外部时钟频率	T _J = -40~150 °C	1	-	66	MHz

5.10 13 位模数转换器特性

表 15. 13 位模数转换器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	模拟供电电压	-	2.97	3.3	3.63	V
N _R	分辨率	无码值丢失； 单调的；	13	-	-	bits
F _S	转换速度 ⁽¹⁾	-	-	-	2.5	MSPS
V _{AIN}	输入电压范围	-	0	-	V _{DDA}	V
V _{REF}	参考电压	-	1.194	1.2	1.206	V
I _{PAD}	工作电流	V _{DDA} = 3.3 V	-	8.5	11.5	mA
INL	积分线性误差	-	-3.0	-	3.0	LSB
DNL	微分线性误差	-	-1.0	-	1.0	LSB
E _{OFF}	偏移误差 ⁽²⁾	已校准	-2	-	2	LSB
E _{GAIN}	增益误差 ⁽²⁾	已校准	-4	-	4	LSB
E _{OFF2}	通道间偏移误差	-	-3	-	3	LSB
E _{GAIN2}	通道间增益误差	-	-5	-	5	LSB
T _{COEF}	基于内部参考的 ADC 温度系数	-	-	30	-	ppm/°C
t _{PWRUP}	启动时间	-	-	-	100	us
ENOB _{DC}	有效位数（直流输入）	-	-	11.5	-	bits
SNR	信噪比	Fin = 100kHz, Amp = 0.94F _S , N = 8192	-	71	-	dB
THD	总谐波失真		-	-84	-	dB
ENOB	有效位数		-	11.4	-	bits
SFDR	无杂散动态范围		-	80	-	dB
T _{SLOPE}	ADC 输出码值每增加 1LSB, 对应的温度值变化	-	-	3.808	-	°C/LSB
T _{OFFSET}	温度传感器 25 °C 时 ADC 输出	-	-	81.069	-	LSB

(1) 采样时间 = 200ns, 转换时间 = 200ns

(2) 偏移和增益可通过硬件自动校准。

5.11 用于监测的模数转换器特性

表 16. 用于监测的模数转换器特性

符号	参数	条件	最小	典型	最大	单位
V_{DDA}	模拟供电电压	-	2.97	3.3	3.63	V
N_R	分辨率	无码值丢失； 单调的；	13	-	-	bits
F_S	转换速度 ⁽¹⁾	-	-	-	500k	SPS
V_{AIN}	输入电压范围	-	0	-	V_{DDA}	V
V_{REF}	参考电压	-	1.19	1.20	1.21	V
I_{PAD}	工作电流	$V_{DDA} = 3.3\text{ V}$	-	2.8	3.6	mA
INL	积分线性误差	-	-3.0	-	3.0	LSB
DNL	微分线性误差	-	-1.0	-	1.0	LSB
E_{OFF}	偏移误差	已校准	-2	-	2	LSB
E_{GAIN}	增益误差	已校准	-4	-	4	LSB
$ENOB_{DC}$	有效位数（直流输入）	-	-	12.7	-	bits
SNR	信噪比	$F_{in} = 50\text{kHz}$, $Amp = 0.94F_S$, $N = 4096$	-	76	-	dB
THD	总谐波失真		-	-87	-	dB
ENOB	有效位数		-	12.3	-	bits
SFDR	无杂散动态范围		-	88	-	dB

(1) 采样时间 = 1 μ s, 转换时间 = 1 μ s。

5.12 差分可编程增益放大器特性

表 17. 差分可编程增益放大器 (DPGA) 特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电源	-	2.97	3.3	3.63	V
V _{CM}	共模输入电压范围	-	-0.5	-	2	V
V _{AIN}	差分输入电压范围	-	-2.7/G		+2.7/G	V
V _{OUT}	输出电压范围	-	0.3	-	V _{DDA} -0.3	V
R _{IN}	输入阻抗	-	-	4	-	kΩ
G	增益	差分模式	2, 4, 8, 16, 24, 32, 48, 64			-
E _{GAIN}	增益误差	差分增益 = 2	-1	-	1	%
		差分增益 = 64	-1	-	1	%
V _{OS}	偏移	差分增益 = 64	-1	-	1	mV
t _{SETTLE}	建立时间 ⁽¹⁾	差分增益 = 2	-	300 ⁽¹⁾	247	ns
		差分增益 = 16	-	383	539	ns
		差分增益 = 64	-	816	1376	ns
GBW	单位增益带宽 ⁽²⁾	差分增益 = 2	6	9.68	-	MHz
		差分增益 = 4	3.8	6.07	-	MHz
		差分增益 = 8	2.56	3.45	-	MHz
		差分增益 = 16	1.37	1.85	-	MHz
		差分增益 = 24	1.23	1.63	-	MHz
		差分增益 = 32	0.93	1.23	-	MHz
		差分增益 = 48	0.63	0.83	-	MHz
差分增益 = 64	0.4	0.63	-	MHz		
SR	压摆率 ⁽³⁾	差分增益 = 2	15	21	30	V/us
		差分增益 = 4	15	21	30	V/us
		差分增益 = 8	14.5	21	30	V/us
		差分增益 = 16	11.2	18.9	29.7	V/us
		差分增益 = 24	12.57	21	33.4	V/us
		差分增益 = 32	9.25	18.4	31.8	V/us
		差分增益 = 48	6.1	11.5	25	V/us
差分增益 = 64	4.6	8.6	17.6	V/us		
ENOB _{DC}	有效位数 (直流输入)	差分增益 = 2	-	11.93	-	bits
		差分增益 = 16	-	11.57	-	bits
		差分增益 = 64	-	10.94	-	bits
SNR	信噪比 F _{in} = 10kHz	差分增益 = 2	-	72.2	-	dB
		差分增益 = 16	-	71.1	-	dB
		差分增益 = 64	-	64.8	-	dB
THD	总谐波失真 F _{in} = 10kHz	差分增益 = 2	-	79.59	-	dB
		差分增益 = 16	-	81.29	-	dB
		差分增益 = 64	-	78.47	-	dB
CMRR _{DC}	共模抑制比 (直流输入)	差分增益 = 2	-	-59.7	-	dB

		差分增益 = 16	-	-52.6	-	dB
		差分增益 = 64	-	-61	-	dB
PSRR _{DC}	电源抑制比（直流输入）	差分增益 = 2	-	-72.8	-	dB
		差分增益 = 16	-	-84.9	-	dB
		差分增益 = 64	-	-93.4	-	dB
I	电流消耗	差分增益 = 2	-	1.215	-	mA
		差分增益 = 16	-	1.096	-	mA
		差分增益 = 64	-	1.152	-	mA

- (1) 建立时间的测量是基于阶跃输入，差分输出从-2.7V 到 2.7V (VDDA=3.3V)，输出建立至 98%的时间，由设计所保证。
- (2) GBW 数据由设计所保证。
- (3) SR 数据是指输出信号从 10%建立至 90%，由设计所保证。

图 7. 建立时间随增益的变化关系 (DPGA)




图 8. ENOB_{DC} 随增益的变化关系 (DPGA)




图 9. SNR 随增益的变化关系 (DPGA)




图 10. THD 随增益的变化关系 (DPGA)








图 11. CMRR_{DC} 随增益的变化关系 (DPGA)

 图 12. PSRR_{DC} 随增益的变化关系 (DPGA)


5.13 单端可编程增益放大器特性

表 18. 单端可编程增益放大器 (SPGA) 特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电源	-	2.97	3.3	3.63	V
V _{AIN}	输入电压范围	-	0.3		V _{DDA} -1.3	V
V _{OUT}	输出电压范围	-	0.3	-	V _{DDA} -0.3	V
R _{IN}	输入阻抗	-	-	High-Z	-	Ω
G	增益	单端	1, 2, 4, 8, 16, 32, 48, 64			-
E _{GAIN}	增益误差	增益 = 2	-1	-	1	%
		增益 = 32	-1	-	1	%
		增益 = 64	-2	-	2	%
V _{OS}	偏移	-	-5	-	5	mV
t _{SETTLE}	建立时间	增益 = 2	-	300	-	ns
		增益 = 32		1000	-	ns
		增益 = 64	-	2000	-	ns
ENOB	有效位数	增益 = 2	-	11	-	bits
		增益 = 32	-	9	-	bits
		增益 = 64	-	8	-	bits
I	电流消耗	-	-	0.5	-	mA

图 13. 建立时间随增益的变化关系 (SPGA) (TBD)

图 14. ENOB_{DC} 随增益的变化关系 (SPGA) (TBD)

5.14 模拟比较器特性

表 19. 比较器特性

符号	参数	条件	最小	典型	最大	单位
V _D DA	供电电压	-	2.97	3.3	3.63	V
V _{OFF} SET	失调电压 (迟滞电压=0)	-	-5	-	5	mV
V _H YST	迟滞电压 (12mV)	-	-	13	-	mV
	迟滞电压 (24mV)	-	-	25	-	mV
	迟滞电压 (36mV)	-	-	37	-	mV
t _D	延迟时间 – 比较器反应时间到 PWM 关断 (异步)	-	-	50	-	ns

5.15 内部 10 位数模转换器特性

表 20. 数模转换器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
N	分辨率	单调	10	-	-	bit
V _{FS}	满量程值	-	0	-	V _{DDA}	V
DNL	微分非线性误差	-	-0.5	-	0.5	LSB
INL	积分非线性误差	-	-1	-	1	LSB
E _{OFF}	偏移误差	-	-	5	-	mV
t _{SETTLE}	DAC 建立时间	设计保证	-	-	1	us

图 15. DNL 曲线





图 16. INL 曲线




5.16 数模转换器缓冲器特性

表 21. 数模转换器缓冲器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
V _{OUT}	输出电压范围	-	0.3	-	V _{DDA} -0.4	V
t _{SETTLE}	建立时间	设计保证	-	1	-	us
E _{OFF}	偏移误差	-	-	5	-	mV
C _L	容性负载	-	-	-	50	pF
R _L	阻性负载	-	5K	-	-	Ω

图 17. 数模转换器缓冲器偏移电压随输入电压变化关系



5.17 D2S 缓冲器特性

表 22. D2S 缓冲器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
V _{OUT}	输出电压范围	-	0.3	-	V _{DDA} -0.3	V
t _{SETTLE}	建立时间 ⁽¹⁾	设计保证	-	10	-	ms
E _{OFF}	偏移误差	-	-	10	-	mV
E _{GAIN}	增益误差	-	-	1	-	%
C _L	容性负载	-	-	1	-	uF
I	电流消耗	-	-	1	-	mA

(1) 建立时间通过增加外部 RC 滤波电路来测量，典型值为：R = 1kΩ，C = 1uF。

5.18 Flash 存储器特性

除非特别说明，否则所有特性均在 $T_J = -40$ to $150\text{ }^\circ\text{C}$ 条件下测得。

表 23. Flash 存储器特性

符号	参数	条件	最小	最大	单位
t_{RD}	读访问时间	-	35	-	ns
t_{PROG}	字（64 位）编程时间	-	8	10	us
t_{SE}	扇区擦除时间	-	3.2	4	ms
t_{CE}	整体擦除时间	-	16	20	ms
N_{END}	可擦写次数	$T_J = 85\text{ }^\circ\text{C}$	100000	-	cycles
t_{RET}	数据保存期限	$T_J = 85\text{ }^\circ\text{C}$	20	-	years

5.19 电气敏感性特性

表 24. ESD 绝对最大值 (TBD)

符号	参数	条件	最大	单位	
$V_{ESD(HBM)}$	静电放电电压（人体模型）	环境温度 $T_A = 25\text{ }^\circ\text{C}$	2000	V	
$V_{ESD(CDM)}$	静电放电电压（带电设备模型）	环境温度 $T_A = 25\text{ }^\circ\text{C}$	-	500	V
		拐角引脚	750	V	

表 25. 电气敏感性 (TBD)

符号	参数	条件	最大	单位
LU	静态门锁	环境温度 $T_A = 85\text{ }^\circ\text{C}$ $V_{DD} = 3.63\text{V}$, $V_{CAP12} = 1.32\text{V}$	100	mA

5.20 热阻特性

表 26. 热阻特性 (LQFP48 封装)

符号	参数	条件	典型值	单位
θ_{JC}	芯片的热源结到封装外壳的热阻	-	16.8386	$^\circ\text{C}/\text{W}$
θ_{JA}	芯片的热源结到周围冷却空气的热阻	单层 PCB 板 PCB 含铜量 = 20%	72.1462	$^\circ\text{C}/\text{W}$
		4 层 PCB 板 PCB 含铜量（顶层 = 20%，二 / 三层 = 100%，底层 = 5%）	52.3661	$^\circ\text{C}/\text{W}$

(1) PCB 测试板的尺寸为 76.2mm x 114.3mm x 1.6mm。

5.21 SPI 特性


表 27. SPI 特性

符号	参数	条件	最小	典型	最大	单位
f _{SCLK}	SCLK 时钟频率	-	-	-	50	MHz
t _{SCLK(H)}	SCLK 时钟高电平时间	-	10	-	-	ns
t _{SCLK(L)}	SCLK 时钟低电平时间	-	10	-	-	ns
SPI 主机模式						
t _{V(MO)}	数据输出有效时间	-	-	-	9.5	ns
t _{H(MO)}	数据输出保持时间	-	3.9	-	-	ns
t _{SU(MI)}	数据输入建立时间	-	6	-	-	ns
t _{H(MI)}	数据输入保持时间	-	2	-	-	ns
SPI 从机模式						
t _{SU(SFRM)}	SFRM 使能建立时间	-	5.6	-	-	ns
t _{H(SFRM)}	SFRM 使能保持时间	-	1.5	-	-	ns
t _{A(SO)}	数据输出访问时间	-	4	-	10	ns
t _{DIS(SO)}	数据输出禁能时间	-	4	-	10	ns
t _{V(SO)}	数据输出有效时间	-	-	-	9.5	ns
t _{H(SO)}	数据输出保持时间	-	3.9	-	-	ns
t _{SU(SI)}	数据输入建立时间	-	6	-	-	ns
t _{H(SI)}	数据输入保持时间	-	2	-	-	ns

6 封装信息

SPC1169 的封装类型是 48 脚薄型正方扁平封装 (LQFP48)。具体信息如下:

图 18. LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装图



(1) 图纸未按比例绘制。

表 28. LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装机械数据


符号	毫米			英寸 ⁽¹⁾		
	最小	典型	最大	最小	典型	最大
A	-	-	1.60	-	-	0.0630
A1	0.05	-	0.15	0.0020	-	0.0059
A2	1.35	1.40	1.45	0.0531	0.0551	0.0571
A3	0.59	0.64	0.69	0.0232	0.0252	0.0272
b	0.18	-	0.26	0.0071	-	0.0102
b1	0.17	0.20	0.23	0.0067	0.0079	0.0091
c	0.13	-	0.17	0.0051	-	0.0067
c1	0.12	0.13	0.14	0.0047	0.0051	0.0055
D	8.80	9.00	9.20	0.3465	0.3543	0.3622
D1	6.90	7.00	7.10	0.2717	0.2756	0.2795
E	8.80	9.00	9.20	0.3465	0.3543	0.3622

表 28. LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装机械数据 (续表)

符号	毫米			英寸 ⁽¹⁾		
	最小	典型	最大	最小	典型	最大
E1	6.90	7.00	7.10	0.2717	0.2756	0.2795
eB	8.10	-	8.25	0.3189	-	0.3248
e	-	0.5	-	-	0.0197	-
L	0.4	-	0.75	0.0157	-	0.0295
L1	-	1.00	-	-	0.0394	-
θ	0	-	7°	0	-	7°

(1) 英寸值由毫米值换算而来, 四舍五入至 4 位小数。

图 19. LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装建议尺寸



(1) 单位是毫米。

7 修订历史

表 29. 文档修订历史

日期	版本	变更
2020 年 5 月 31 日	1	初始版本。
2021 年 12 月 28 日	2	<ol style="list-style-type: none"> 更新特性。 更新图 1. SPC1169 功能框图。 更新图 3. SPC1169 LQFP48 引脚排列。 增加章节 2.2、章节 2.21 和章节 2.22。 更新章节 2.9、章节 2.19 和章节 2.20。 更新章节 5。 更新表 28. LQFP48 – 48 脚, 7 x 7 mm 薄型正方扁平封装机械数据。 更新表 1. SPC1169 LQFP48 引脚定义, 修改 debug 引脚的说明。 增加 D2S 缓冲器信息和特性。
2022 年 7 月 8 日	3	<ol style="list-style-type: none"> 更新章节 2.11。 更新表 3, 表 4, 表 5 和表 6 中的符号。 更新表 9. 外设电流消耗。 更新表 19. 比较器特性。 更新表 7. SPC1169 典型电流消耗 (在 FLASH 中运行)。 更新表 8. SPC1169 典型电流消耗 (在 RAM 中运行)。 更新图 5. 典型工作电流随频率变化关系。 更新章节 5.4。 更新表 4. 5V IO 电气特性 (VDD5=5V) 中参数 R_{PU} 和 R_{PD} 的测试条件。 更新表 5. 5V IO 电气特性 (VDD5=3.3V) 中参数 R_{PU} 和 R_{PD} 的测试条件。 更新表 6. 3.3V IO 电气特性 (VDD33=3.3V) 中参数 R_{PU} 和 R_{PD} 的测试条件。
2022 年 11 月 30 日	A/0	<ol style="list-style-type: none"> 更新产品特性。 更新图 1. SPC1169 功能框图和图 2. 时钟树。 更新图 3. SPC1169 LQFP48 引脚排列。 更新表 1. SPC1169 LQFP48 引脚定义。 更新图 4. 存储器映射。 更新章节 2.7。 更新表 9. 外设电流消耗。 更新章节 2.17 和章节 5.11, 修改 Monitoring ADC 的信息。 更新 BOOT 引脚使用注意事项。 更新章节 2.16, 增加 SPI FIFO 深度信息。 更新章节 2.27, 增加 CAN wake-up 说明。
2023 年 1 月 9 日	A/1	<ol style="list-style-type: none"> 更新表 17. 差分可编程增益放大器 (DPGA) 特性, 增加 GBW 和 SR 参数值。

